

電子計算機研究専門委員会資料

パラメトロンの計数回路

高橋秀俊、後藤英一

(東大理学部)

1955年9月26日

# パラメトロンの計数回路


東大理 高橋秀俊 後藤英一

## §1 パラメトロン回路信号


パラメトロンは一般に第1.1図の様に非直線リアクタンスを含む共振周波数 $f$ の同調回路と周波数 $2f$ の励振回路を有する。

第 1. 1 図

磁性体型 パラメトロン




強誘電体型 パラメトロン



パラメトロンの基本的動作は、非励振期に外部から印加された位相制御用の微小振動(周波数 $f$ )を励振期にパラメーター励振作用に依り、位相并別増巾して、一定の振巾位相の出力波を送出するものである。

第 1.2 図




ここで考えるパラメトロン回路には、第1.2図の様にわずかに重なる三組の励振波(周波数 $2f$ )を使用するものとし、この励振法を定常三拍励振法と称す。

回路図でパラメトロンは小田を以て示し、三拍励振の組別を示すにはローマ数字 I II III を用いるか或は、パラメトロンに番号を附してその最上位ノまで数字が3を法として、1と相合なる時には組I、2と相合なる時には組II、3と相合なる時には組IIIに属するものとする。


パラメトロンの発信出力波を位相制御信号として、他のパラメトロンに単位強度を以て印加する結合回路を示すには、パラメトロンを表す小田を実線で連結し、単位強度の整数 $n$ 倍の結合を示すには連結線を $n$ 重にする。又、位相制御信号の位相の反転(否定)を示すには、結合線に短い棒  $\text{---|---}$  を入れる。

パラメトロン回路では *Information* は発振波の位相で表示される。しかるに、位相を識別するには、標準位相と比較する操作を必要とするから一般にパラメトロン装置には標準位相の信号を発生する回路が附加されている。この標準位相の信号のことを常数信号又は略して常数と称する。第1.3図上部の回路は常数発生回路の例である。

第 1.3 図



a)




b)

パラメトロン回路では、常数入力非常多く使用せられるからこれを示すには、パラメトロンを表わす小田内に  $\text{---|---}$  の記号を入れる。第1.3図のパラメトロン 2/1 の様に正位相常数を単位強度で印加する時これを  $\oplus$  で表わす、2倍強度ならば  $\oplus\oplus$  とする。同様に単位強度を位相常数入力には  $\ominus$ 、2倍強度にはパラメトロン 3/1 の様に  $\ominus\ominus$  とする。

一般に九倍強度では十又は一を九個入れる。

パラメトロン回路の動作を説明する便宜上、今後、正位相常数と同相の信号を十信号又は元相信号と称し、又、逆位相常数と同相の信号を一信号又は〇相信号と呼ぶ。

第 1.4 回




パラメトロン回路図を簡易化するために結合線の代りに第 1.4 回の様な接続記号をも使用する。記号 X は十以外の任意の文字又は数字でよく、上部の - は位相の反転を示す。

パラメトロンで信号値の十は完全に対称的であり、パラメトロンの基本理論演算、回路は And 回路、Or 回路ではなく、奇数個の入力

位相の多数決に従って発振位相を決定する多数決回路である。従ってパラメトロンへの全入力の位相を反転し、出力位相を再反転しても、パラメトロン回路の働体には全く変化がない。この様に位相反転を行く位置を変更する事をパラメトロン回路の等価変換と称し、第 1.5 回はその

第 1.5 回



例である。次の等価変換の例は特に興味深い。

パラメトロン回路で常数を第 1.3 回の様パラメトロンで発生させているとすれば、正相結合を逆相結合を全部入れ換えてもよい。


第 1.5 回の例からも分る様に、等価変換によってパラメトロン回路に

は無数に多くの変種を生ずるが、回路の機能が同一でしかも各パラメトロンの入出力本数等の動作条件は全く不変であるから、同一原理に立脚した回路と見做すべきであろう。

§ 2. 2進計数回路

第 2.1 図

2 進 計 数 器



第 2.1 図は 2 進計数回路である。ここでは 2 進変数  $a$  の値は "1" に兀相 (+) 信号, "0" には 0 相 (-) 信号を対応せしめる。又、パラメトロン  $n$  個分の遅延は  $D/3$  なる演算で示し、又、各パラメトロンの発振状態を表示する変数は、その番号に [ ] を附して示す。又特に、  
 $[301] = x$      $[102] = b$  としよう。

しからは第 2.1 図の回路については下記の諸式が成立する。

$$b = [102] = D/3 (x \wedge a) \dots \dots \dots (1)$$

$$[101] = D/3 (x \vee a) \dots \dots \dots (2)$$

$$[201] = D/3 ([101] \wedge [102]) \dots \dots \dots (3)$$

$$x = [301] = D/3 [201] \dots \dots \dots (4)$$

(1), (2), (3) を (4) に代入すれば


$$x = D/3 ([x \wedge \bar{a}] \vee (\bar{x} \wedge a)) \dots \dots \dots (5)$$

を得る。

(5) は、 $a$  が 1 (+) になると  $x$  が反転し、 $a$  が 0 (-) だと  $x$  はそのまま記憶されることを示し、これは 2 進計数回路の条件に外ならない。一方、102 の出力  $b$  は (1) 式から  $x$  と  $a$  が共に 1 の時にのみ 1 となるから、これは丁度桁上げ信号になっている。それ故、第 2.1 図の回路を  $n$  段連続接続すれば、 $2^n$  進計数装置が得られ、第 2.2 図は  $2^4 = 16$  進計数器の例である。

第 2.2 図

16 進 計 数 器



第2.2回で  $X = x_0 + 2x_1 + 2^2x_2 + 2^3x_3$  すれば、 $x_0$ に1(元相信号)が入った数だけXが増加する。この計数は16を法とするから15の次には0に戻ることは勿論である。

一方108の出力yは  $x_0$ が16回1になると1回だけ  $104/3$  だけ減って1になる。この回から分かる様に  $2^n$  進計数回路は、 $4^n$  個のパラメトロンを以て構成することが出来る。

### §3 N進計数回路

2の冊ではないN進計数回路を構成するには


$$2^{n-1} < N < 2^n \text{ ----- (6)}$$

とするとき  $2^n$  進計数回路で  $2^n - N$  個の状態を飛ばす様にすればよい。これには種々の方法があるが、第2.2回の様にして構成した  $2^n$  進計数回路では、置数  $X = \sum_{k=0}^{n-1} 2^k x_k$  が  $2^n - 1$  に達する

ると0に戻り、最終段から桁上げ信号y(2.2回のy)が出る。このyを利用してXを零にせず  $2^n - N$  にする方法が考えられる。これを *Preset* 型の計数回路と称す。


### 第3.1回

#### 3進計数回路



### 第3.2回

#### 7進(5進)計数回路(その1)




第3.1回は、*Preset* 型3進計数回路であり、第3.2回は、5進及び7進計数回路である。この様に内部饋還に依り  $2^n$  進計数回路の状態を飛ばす方法は、真空管回路にもあるが、普通の真空管回路では桁上げが非同期的に行われる為に回路の安定性やN個の状態の対称性を言うことが多く、一般に計数速度は  $2^n$  進のものよりも低下する。そのためにリング計数回路を用いる事が多い。


パラメトロンでは全演算が同期的に行われるので内部饋還を行っても真空管回路の様な缺点是全然現われないのである、パラメトロンでもリング計数回路を構成し得ることは勿論であって、これにはN桁のシフトレジスタを環状に接続すればよい。

第 3.2 回

7進(5進) Counter (その2)



第 3.3 回




(10)

第3.3回は3進のリング計数回路で  $r$  には通常は - 記号を印加するが、+ 信号を印加すると  $(y_0, y_1, y_2)$  は  $(1, 0, 0)$  に reset される。次に + 信号を印加すると  $1$  の現われる  $y$  の位置が進んで3進計数回路となる。リング計数回路からは  $N$  個の状態に対応する  $N$  中  $1$  ( $1 \text{ out of } N$ ) の出力信号等を直接取り出せる利点がある。しかし一方内部饋還  $2^n$  進計数回路でこの様な出力を得るには、符号変換回路を附加すればよい。

例えば第3.3回の3進リング計数回路から出力  $(y_0, y_1, y_2)$  を得る同一機能を有する回路を得るには第3.4回、第3.4回の様にするは

第 3.4 回




よく、内部饋還法の方がパラメトロン個数はむしろ少ないのである。

この例からなるべく少ない個数のパラメトロンを以て 所要の出力符号を有する  $N$  進計数回路を得るには 内部饋還式の計数回路とパラメトロン符号変換回路を併用するのがよいと推論される。

(11)

S4 2<sup>n</sup>進 計数回路

第 4.1 図  
16 進可逆計数回路



第 4.1 図は第 2.2 図の 2<sup>4</sup>-16 進計数器の常数入力の代りに信号 S を用いた回路である。それ故 S に一信号を印加しておけば a から入れた十信号の個数を計数する。

式で書けば 置数 X を

$$X = X_0 + 2X_1 + 4X_2 + 8X_3 \quad \dots \quad (16)$$

(12)

とし a 個の十信号を印加すれば 最初に X<sub>0</sub> であった置数は

$$X \equiv X_0 + A \pmod{16} \quad \dots \quad (17)$$

$$0 \leq X < 16$$

次に a に保って S に S 個の十信号を印加すれば 置数は

$$X \equiv X_0 - S \pmod{16} \quad \dots \quad (18)$$

に変化する。

又 a に A 個の十信号を印加すれば

$$X \equiv X_0 + A - S \pmod{16} \quad \dots \quad (19)$$

となる性質がある。

即ち 第 4.1 図の回路は加算計数と減算計数を同時に行う 16 進計数器なのである。

この事は次の様にして分る。

まず a と b に同時に十信号を印加する場合には置数 X は不変である。何故ならば 時間の原点を  $\frac{1}{2f}$  (パラメトロンが発振周波数を f とする) 移動して考えると

a と b に同時に一信号を印加したことになり、計数回路の性質で置数は変化しないからである。

次に a に一信号を印加する場合には、矢張り時間の原点を  $\frac{1}{2f}$  移動して観測すると a は + a は - になり、X<sub>0</sub>, X<sub>1</sub>, X<sub>2</sub>, X<sub>3</sub> は  $\overline{X_0}$ ,  $\overline{X_1}$ ,  $\overline{X_2}$ ,  $\overline{X_3}$  となるから 始めの置数は 16-1-X<sub>0</sub> でこれに 1 が加算されて 16-1-X<sub>0</sub>+1 となる。ここで時間の原点を元に戻して考えると 置数 X は

$$X = 16 - 1 - (16 - 1 - X_0 + 1) = X_0 - 1 \quad \dots \quad (19)$$


となり 1 が減算される。

この性質は 16 進に限らずパラメトロンを使用する 2<sup>n</sup> 進計数回路に共通なものであり、2<sup>n</sup> 進計数回路の常数入力の代り信号 a を適当な遅延回路 (第 4.1 図の 401, 501, 601, 404) に通じた信号を用い


(13)

これは、直ちに可逆計数回路が得られるのである。

第 4.2 図  
16進計数回路



第 4.3 図  
16進可逆計数回路



第4.2回は  $2^2 = 4$ 進計数回路を基礎とした 16進計数回路であるが  
上の原理に依り第4.3回は 16進可逆計数回路となる。

2の中でない  $n$ 進計数回路には上記の性質がないから可逆計数回路は  
2の中の場合よりも遙かに複雑になるのである。